Logic Synthesis and Verification Algorithms

Häftad, Engelska, 2013

AvGary D. Hachtel,Fabio Somenzi

1 179 kr

Beställningsvara. Skickas inom 10-15 vardagar. Fri frakt för medlemmar vid köp för minst 249 kr.

Finns i fler format (1)

Inbunden

1 249 kr

Skickas inom 10-15 vardagar

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

Produktinformation

Utgivningsdatum2013-03-18
Mått178 x 254 x 33 mm
Vikt1 112 g
FormatHäftad
SpråkEngelska
Antal sidor564
FörlagSpringer-Verlag New York Inc.
ISBN9781475770360

Tillhör följande kategorier

Systemvetenskap och AI inom Data och IT
Energiteknik inom Naturvetenskap och teknik
Elektronik och kommunikationer inom Naturvetenskap och teknik
CAD-program inom Data och IT

A Quick Tour of Logic Synthesis with the Help of a Simple Example.- Two Level Logic Synthesis.- Boolean Algebras.- Synthesis of Two-Level Circuits.- Heuristic Minimization of Two-level Circuits.- Binary Decision Diagrams (BDDs).- Models of Sequential Systems.- Models of Sequential Systems.- Synthesis and Verification of Finite State Machines.- Finite Automata.- Multilevel Logic Synthesis.- Multi-Level Logic Synthesis.- Multi-Level Minimization.- Automatic Test Generation for Combinational Circuits.- Technology Mapping.