Rechnerarchitektur für Dummies

Jürgen Neuschwander ist Professor für Informatik mit dem Schwerpunkt "Technik der Informations- und Kommunikationssysteme". Er lehrt an der Hochschule für Technik, Wirtschaft und Gestaltung in Konstanz.

• Über den Autor 7Einleitung 19Über dieses Buch 20Törichte Annahmen über den Leser 21Was Sie nicht lesen müssen 22Wie dieses Buch aufgebaut ist 22Teil I: Grundlegendes zu Rechnerarchitekturen 22Teil II: Das Kernelement: Der Prozessor 22Teil III: Das Konzept der Speicherhierarchie 23Teil IV: Vom Nutzen der Parallelverarbeitung 23Teil V: Der Top-Ten-Teil 23Symbole, die in diesem Buch verwendet werden 23Wie es weitergeht 24Teil I: Grundlegendes zu Rechnerarchitekturen 25Kapitel 1 Blick aus der Vogelperspektive 27Das Zeitalter der Computer 27Embedded Systems und Ubiquitous Computing 28Klassen von Rechnern 30Der Begriff »Rechnerarchitektur« 33Die Instruction Set Architecture (ISA) 34Die Mikro-Architekturebene 38Die Definition der Rechnerarchitektur aus meiner Sicht 38Höchstintegration und die Grenzen des Wachstums 39Steigerung der Anzahl der Transistoren auf einem Chip 39Der Performance-Gap 42Alternativen zur Steigerung der Taktrate 44Fortschritte beim automatisierten Entwurf solcher Chips 45Modellierungstechnik 47Aufbaupläne (Instanzennetze) 48Ablaufpläne (Petri-Netze) 51Kapitel 2 Leistungsbewertung von Rechnern 55Überblick über Leistungsmaße 56MIPS und MFLOPS 57Die Prozessorausführungszeit 58Vereinfachung durch den CPI-Wert 61Benchmarkprogramme 63Das Gesetz von Amdahl 67Teil II: Das Kernelement: Der Prozessor 71Kapitel 3 Die von Neumann-Maschine 73Die Komponenten eines von Neumann-Rechners 76Der Prozessor 76Die Ein-/Ausgabeeinheit 77Der Hauptspeicher 78Der Systembus 79Charakteristika der von Neumann-Maschine 80Interpretation der Informationskomponenten 80Befehlszählerprinzip und die Abwicklung eines Programms 84Prozesse und Strukturelemente in einem Rechner 87Komponenten des Operationswerks 94Speicherorganisation 104Klassen von Prozessorarchitekturen 118Das Steuerwerk 124Kapitel 4 Programmiermodell und Assemblerprogrammierung 139Charakteristische Merkmale der Hochsprachen-Programmierung 140Charakteristische Merkmale der maschinennahen Programmierung 140Das Programmiermodell 141Assemblerprogrammierung 143Der Befehlssatz des Prozessors 144Adressierungsarten 150Assemblerprogrammierung am Beispiel 158Ablauf der Assemblierung 166Unterprogrammtechnik 179Kapitel 5 Kommunikation und Ausnahmeverarbeitung 193Datenaustausch über den Systembus 193Zeitverhalten am Systembus 194Synchroner Bus 194Semi-synchroner Systembus 197Asynchroner Systembus 198Bussysteme in der heutigen Praxis 202Bus-Arbitration 203Lokale Bus-Arbitration 203Globale Bus-Arbitration 206Priorisierung mehrerer Master 207Zentrales Verfahren zur Busvergabe 207Dezentrales Verfahren zur Busvergabe 208Erweiterung des Prozessormodells 209Ausnahmeverarbeitung 210Einführung des Abwicklerverwalters 211Klassifizierung von Unterbrechungen und Ausnahmeverarbeitungen 213Priorisierung in einer Interruptebene 222Modellierung des Hardware-Dispatchers 228Ein-/Ausgabe-Interfaces und Synchronisation 234Ein-/ Ausgabe-Interfaces 234Informationelle Struktur eines Interface-Bausteins 235Synchronisation mit peripheren Instanzen 236Synchronisation durch Busy-Waiting 238Synchronisation durch Programmunterbrechung 241Synchronisation durch Handshake-Betrieb 241Direkter Speicherzugriff DMA (Direct Memory Access) 243Der DMA-Controller 246Aufbau eines DMA-Controllers 247Das Kommunikations-Interface PCI-Express 251Teil III: Das Konzept der Speicherhierarchie 253Kapitel 6 Speichersysteme im Rechner 255Der optimale Rechner 255Die Speicherhierarchie 257Inhomogenität und Organisation der Speicherhierarchie 259Lokalitätseigenschaften von Programmen 262Prinzipieller Aufbau von Halbleiter-Speicherbausteinen 263Festwertspeicher 264Schreib-/Lesespeicher 265Speicherzugriffe mittels Blockbuszyklen 271Verschränkung von Speicherbänken (Interleaving) 272Modularer Speicheraufbau 275Organisation des Hauptspeichers 276Praktische Ausprägung des Hauptspeicherzugriffs 278Eine Lösung durch spezielle Chipsätze 280Weitere Bausteintypen für Schreib-/Lesespeicher 283Sekundärspeicher 285Festplatten 286Redundant Array of Inexpensive Disks (RAID) 288Solid State Disks (SSD) 290Unternehmensweite Speichersysteme (NAS und SAN) 290Archivspeicher 292Optische Plattenspeicher 292Magnetbandspeicher 293Kapitel 7 Cachespeicher 295Das Problem der Zykluszeit 296Die Idee des Cachings 296Systemstrukturen für Caches 299Look-aside-Cache 299Look-through-Cache 300Zugriff auf den Cachespeicher 301Lesezugriffe 301Schreibzugriffe 303Die Idee des Assoziativspeichers 306Verdrängungsstrategie und Alterungsinformation 308Arbeitsweise des Cachespeichers 309Trefferrate und Zugriffszeiten 309Cache-Kohärenzproblem 310Kohärenzproblem bei einem Cache-Hit 312Kohärenzproblem bei Copy-back-Verfahren 312Lösung des Kohärenzproblems 313Strukturen von Cachespeichern 315Der voll-assoziative Cachespeicher 316Direkt zuordnender Cache (Direct-mapped Cache) 319Mehrwege-Satz-assoziativer Cache (n-way Set-associative Cache) 322Das MESI-Protokoll 325Cachespeicher-Hierarchie 331Kapitel 8 Virtuelle Speicherverwaltung 337Die Idee des virtuellen Speichers 337Das Problem der Speicherzuweisung 339Die Memory Management Unit (MMU) 343Zusammenfassung: Das Prinzip der virtuellen Speicherverwaltung 344Segmentverwaltung 346Das Seitenverfahren 356Die zweistufige Adressumsetzung 365Virtuelle und reale Cache-Adressierung 368Virtuelle Cache-Adressierung 368Reale Cache-Adressierung 370Teil IV: Vom Nutzen der Parallelverarbeitung 373Kapitel 9 Die Idee der Parallelisierung 375Der Einfluss der Parallelisierung auf die Rechnerarchitektur 376Charakteristika für eine Parallelisierung auf Hardwareebene 377Mikroskopische oder makroskopische Parallelität 378Symmetrische oder asymmetrische Strukturen 379Feinkörnige oder grobkörnige Parallelität 380Implizite oder explizite Parallelität 381Typen paralleler Architekturen – die Taxonomie von Flynn 381Single Instruction Single Data (SISD) 383Single Instruction Multiple Data (SIMD) 383Multiple Instruction Single Data (MISD) 384Multiple Instruction Multiple Data (MIMD) 384Performance von Multiprozessorsystemen und von Multicore-Prozessoren 386Die Harvard-Architektur 389CISC-Rechner und deren Probleme 389Die Idee der RISC-Maschinen 390Die Architektur eines RISC-Prozessors 391Erweiterung der ALU um einen Bypass 395Zusammenfassung 397Synchronisation von Prozessen 398Sequenzielle und parallele Prozesse 398Gegenseitiger Ausschluss von Prozessen 400Binäre Semaphore zur Synchronisation 402Der Test-and-Set- Befehl für Semaphorvariablen 404Kapitel 10 Fließbandverarbeitung 409Die DLX-Pipeline 412Leistungssteigerung durch Pipelining 415Hardwarestruktur einer k-stufigen Pipeline 419Pipeline-Hemmnisse 422Datenabhängigkeiten 423Lösung der Datenkonflikte 429Strukturkonflikte 433Lösungen von Strukturkonflikten 434Steuerflusskonflikte 435Kapitel 11 Parallele Pipelines und Superskalarität 441Parallelisierung der Programmabwicklung 441Pipelines mit mehreren Ausführungseinheiten 442VLIW-Prozessoren 446Superskalare Prozessoren 449Prinzipielle Architektur einer superskalaren Pipeline 450Sprungzielvorhersage 457Statische Sprungzielvorhersage 459Dynamische Sprungzielvorhersage 459Superskalare Pipeline – eine Verbesserung 464Core-Architektur 466Leistungssteigerung durch Multithreading 468Prozesse 468Threads 469Vorteile des Multithreading 470Simultaneous Multithreading bei superskalaren Pipelines 474Nachteile der auf Performance optimierten Prozessor-Hardware 475Kapitel 12 Vom Prozessor zu Rechnersystemen 479Cluster 480Supercomputer 481Grid Computing 482Virtuelle Maschinen 484Cloud Computing 486Liefermodelle 487Dienstleistungsmodelle 488Kapitel 13 Die zukünftige Entwicklung 491Taktfrequenzen und Miniaturisierung 491Ein neuer Hoffnungsträger – Graphen 493Nanotubes als Speichertechnologie 493Optische Prozessoren 494Architektur und Mikroarchitektur 495Processing-in-Memory 496Neuromorphe Hardware 497Memristor 499Quantencomputer 500Qubits und Quantengatter 500Superposition und Quantenparallelismus 501Quantenverschränkung 503Einsatzgebiete für Quantencomputer 505Ein kurzes Resümee 506Teil V: Der Top-Ten-Teil 507Kapitel 14 Zehn Kernthemen zur Rechnerarchitektur 509Höchstintegration für Rechnerchips 509Die von Neumann-Architektur 510Die Harvard-Architektur und die RISC-Maschinen 511Die Instruction Set Architecture (ISA) 511Die Speicherhierarchie 512Cachespeicher 513Virtueller Speicher 514Fließbandverarbeitung 514Superskalare Prozessoren 516Quantencomputer 516Kapitel 15 Mögliche Trugschlüsse 519Assemblerprogrammierung ist immer schneller 519Die übertragenen Daten pro Zeiteinheit 520Lange Pipelines ergeben eine bessere Performance 520Höhere Cache-Kapazität ergibt bessere Performance 521Von Neumann-Architektur als Auslaufmodell 522Multi-Prozessorsysteme sind stets performanter als Mono-Prozessorsysteme 522Amdahls Gesetz bei parallelen Rechnern 523Flash-Speicher statt Hauptspeicher 523Multicore-Prozessoren in der Taxonomie von Flynn 524Hoher Parallelitätsgrad bei Anwendungssoftware 524Kapitel 16 Zehn Selbsttests zum Fachgebiet 527Selbsttest zu Kapitel 1 527Selbsttest zu Kapitel 2 und 3 528Selbsttest zu Kapitel 4 529Selbsttest zu Kapitel 4 und 5 529Selbsttest zu Kapitel 3 und 6 530Selbsttest zu Kapitel 9 und 10 531Selbsttest zu Kapitel 10 und 11 531Selbsttest zu Kapitel 7 und 11 532Selbsttest zu Kapitel 8 533Selbsttest zu Kapitel 13 533Lösungen zu den Selbsttests 534Wichtige Literatur 535Abbildungsverzeichnis 537Stichwortverzeichnis 545