Design für Testbarkeit, Fehlersuche und Zuverlässigkeit

In diesem Buch werden mehrere neue Ansätze vorgestellt, die den Weg für die nächste Generation integrierter Schaltungen ebnen, die auch in sicherheitskritischen Anwendungen erfolgreich und zuverlässig integriert werden können. Die Autoren beschreiben neue Maßnahmen zur Bewältigung der steigenden Herausforderungen im Bereich des Designs für Testbarkeit, Fehlersuche und Zuverlässigkeit, die für moderne Schaltungsentwürfe unbedingt erforderlich sind. Insbesondere werden in diesem Buch formale Techniken wie das Satisfiability (SAT)-Problem und das Bounded Model Checking (BMC) kombiniert, um die entstehenden Herausforderungen in Bezug auf die Zunahme des Testdatenvolumens, die Testanwendungszeit und die erforderliche Zuverlässigkeit zu bewältigen. Alle Methoden werden detailliert diskutiert und unter Berücksichtigung von industrie-relevanten Benchmark-Kandidaten ausführlich evaluiert. Alle Maßnahmen wurden in ein gemeinsames Framework integriert, das standardisierte Software/Hardware-Schnittstellen implementiert.