Steigerung der Leistungsfahigkeit von integrierten Analog-Digital-Wandlern nach dem Verfahren der sukzessiven Approximation

Analog-Digital-Wandler (ADCs) sind als Schnittstelle zur digitalen Signalverarbeitung unerlsslich und die Integration energieeffizienter Systeme bentigt ADCs, die in sub-
100nm Technologien implementierbar sind. Besonders das Wandlungsverfahren der sukzessiven Approximation (SAR) ist fr diese Anwendung gut geeignet.
In der vorliegenden Arbeit werden Methoden und Schaltungstechniken zur Steigerung der Leistungsfhigkeit und Erhhung der Flchen- und Energieeffizienz von integrierten SAR ADCs entwickelt. Ausgehend von einem ladungsbasierten Systemmodell werden verschiedene Architekturen verglichen. Einen Schwerpunkt stellt dabei die analytische Betrachtung der zuflligen Variation der Bauelemente (Mismatch) dar. Es werden Schaltungstechniken entwickelt, die durch Selbstkalibrierung oder geeignete Kodierung die Linearitt des ADCs erhhen. Zur Steigerung der Abtastrate wird ein redundantes Suchverfahren
analysiert und eine digitale Berechnung des Suchbaumes vorgestellt. Aufbauend auf den theoretischen Ergebnissen werden praktische Implementierungen in CMOS-Technologien mit Strukturweiten von 0.35m bis 28nm prsentiert.