Simulation elektrostatischer Entladungen

Elektrostatische Entladungen (ESD) treten im Alltag hufig auf und knnen integrierte Schaltkreise irreversibel schdigen. Die Verifikation integrierter Schaltkreise (IC) zur Sicherung der Robustheit beim Auftreten von ESD ist ein komplexer Prozess, bei dem Expertenwissen sowohl im Bereich der Technologie als auch der Schaltungstechnik vorhanden sein muss. In dieser Arbeit wurde eine Methodik entwickelt, welche die Schaltungssimulation von integrierten Mixed-Signal-Schaltkreisen beim Auftreten von ESD durch entsprechende Modelle ermglicht. Weiterhin wurde durch eine Analyse der Simulationsergebnisse und deren Visualisierung die Verifikation und Optimierung der Schaltung hinsichtlich der ESD-Robustheit zum Teil automatisiert und dadurch wesentlich schneller und sicherer. Um die Ausfallmechanismen von ICs beim Auftreten von Entladungen zu modellieren, wurden Vor- und Nachteile der in Frage kommenden Beschreibungssprachen herausgearbeitet. Anschlieend wurde detailliert auf die Mglichkeiten effizienter Simulationen mittels verschiedener Analysearten eingegangen. Hierbei lag der Fokus auf der Reduktion der Simulationsdauer, der Konvergenz sowie der Genauigkeit der Ergebnisse.