Vetenskap & teknik
Pocket
Implementao de Uma Arquitectura de Ncleo RISC de 32 Bits de Elevado Desempenho
Chandra Shaker Arrabotu • M Rajani • D Ravi Chandan
849:-
Uppskattad leveranstid 7-11 arbetsdagar
Fri frakt för medlemmar vid köp för minst 249:-
Este livro trata da conceção de um processador RISC utilizando a arquitetura pipelined. O pipelining de 5 fases é utilizado para melhorar a velocidade da operação. As 5 fases são Fetch, Decode, Execute, Memory e Write Back. O processo de conceção inclui várias técnicas de baixo consumo de energia a nível arquitetónico, o que prova que este método é mais eficiente do que as técnicas de redução de baixo consumo de energia no back-end. Os processadores incorporados de baixo consumo são utilizados numa grande variedade de aplicações, incluindo automóveis, telefones, câmaras digitais, impressoras e outros dispositivos semelhantes. A razão da sua ampla utilização reside no facto de serem pequenos, pelo que não ocupam muita área de matriz e o seu fabrico é económico. O baixo consumo de energia ajuda a reduzir a dissipação de calor, prolonga a vida útil da bateria e aumenta a fiabilidade do dispositivo.
- Format: Pocket/Paperback
- ISBN: 9786206245551
- Språk: Engelska
- Antal sidor: 80
- Utgivningsdatum: 2023-07-18
- Förlag: Edicoes Nosso Conhecimento