Spezifikation, Simulation und Validierung von Prozessoren

In vielen Bereichen werden Spezialanwendungen mit hohen Ansprchen an die Hardware entwickelt. Dabei ist es sinnvoll, neben der Software- und Compileroptimierung auch die Prozessoren zu optimieren. Dieses Buch trgt dazu bei, die Entwickler bei dem Entwurf von Prozessoren zu untersttzen. Das fr diesen Zweck entwickelte Werkzeugsystem beschreibt die visuelle domnenspezifische Sprache ViCE-UPSLA fr den Entwurf von Prozessoren. Mittels integrierter Generatoren im Werkzeugsystem knnen wahlweise zyklengenaue Mikroarchitektur- oder Instruktionssatzsimulatoren aus einer Spezifikation vollstndig generiert werden. Ein weiterer Schwerpunkt dieses Buches liegt in der Validierung der Entwrfe. Die dynamischen Validierungsmethoden greifen die Konzepte aus dem modellbasierten Testen auf, indem aus der Prozessorspezifikation Testflle fr die dynamische Validierung automatisch generiert werden. Fr Entwurf und Bearbeitung der Testflle wird eine weitere visuelle Spezifikationssprache vorgestellt. Die Sprache sowie die Methoden zur automatischen Testfallgenerierung werden in diesem Buch erlutert.