Modelowanie i optymalizacja algorytmow pamięci podręcznej

Przy tworzeniu systemw mikroprocesorowych bardzo wana jest wydajno wszystkich elementw projektowanego urzdzenia. Jednym z takich systemw jest pami RAM. Aby przyspieszy dostp do czsto uywanych regionw pamici, stosuje si buforowanie - przechowywanie danych w dodatkowej, mniej pojemnej, szybszej i droszej pamici masowej. Oglna szybko obliczeniowa zaley od algorytmw i parametrw, ktre decyduj o funkcjonowaniu pamici podrcznej. Ponadto, nowoczesne systemy komputerowe maj kilka urzdze obliczeniowych dziaajcych jednoczenie i produkujcych dostp do pamici niezalenie od siebie. W celu weryfikacji poprawnoci zaprojektowanych systemw cache oraz ich zgodnoci z zaoonymi charakterystykami bez osadzania zaprojektowanego systemu w rzeczywistym sprzcie, stosuje si programow emulacj sprztu. Celem pracy jest zaprojektowanie i implementacja systemu cache dla systemu wieloprocesorowego Intel Platform Simulator. Gwnym wymaganiem stawianym projektowanemu systemowi bya elastyczno w zakresie niezalenej od siebie zmiany niektrych jego elementw.