Melhorar o desempenho da sobreposio de cdigo

Os avanços na tecnologia eletrónica e os processos de fabrico inovadores conduziram a indústria dos semicondutores a uma miniaturização extensiva e a uma integração cada vez maior da conceção das pastilhas. Uma consequência desta evolução sustentada tem sido o aumento do custo relativo do acesso a componentes fora do circuito integrado, sendo a memória externa um dos principais factores. Nos sistemas e aplicações incorporados, em que o consumo de energia e o custo são factores extremamente cruciais, a utilização de memórias de rascunho (SPM) no circuito integrado provou ser uma boa alternativa às caches. As SPMs são mais eficientes do que as caches on-chip numa grande variedade de aspectos, incluindo o consumo de energia, a dissipação de energia, o desempenho em termos de velocidade, a área e a previsibilidade temporal. No entanto, ao mesmo tempo, implicam uma gestão explícita a nível do software. Especificamente, o desempenho do sistema depende do esquema de sobreposição para mapear código e dados nos SPMs de tamanho limitado. Verificou-se que, para aplicações com grandes tamanhos de código, o custo da sobreposição torna-se significativo. Este trabalho tem como objetivo avaliar e implementar a pré-busca como uma técnica de melhoria de desempenho para SPMs.