Hardware optimizado para la ejecucin de la exponenciacin modular

El presente documento trata sobre la concepcin de arquitecturas orientadas al clculo de la Exponenciacin Modular, que es una operacin aritmtica de gran importancia en entornos criptogrficos. El objetivo del trabajo es la optimizacin de las arquitecturas mencionadas, de modo que su desempeo sea mximo y el consumo de hardware asociado a su implementacin sea mnimo. Lo anterior es consecuencia de que la sntesis de las arquitecturas propuestas se hace sobre dispositivos lgicos reconfigurables, que tienen una cantidad limitada de recursos disponibles. La metodologa de diseo de las arquitecturas, va de lo especfico a lo general. Empezando por la optimizacin de los operandos ms simples y ms bsicos, para luego implementar los operandos ms complejos hasta lograr una implementacin optimizada de la exponenciacin modular.