Floating Gate Analogspeicher im Single-Poly UMC 180nm CMOS-Prozess

In der vorliegenden Arbeit wird ein Floating Gate Transistor im Single-Poly UMC 0.18m CMOS-Prozess entwickelt, der zur nichtflchtigen Speicherung von analogen Spannungswerten in einem hardwarebasierten neuronalen Netz eingesetzt werden kann. Im ersten Teil der Arbeit wird ein Tunnelstrommodell entwickelt, das als Grundlage fr den Entwurf einer Speicherzelle, basierend auf einem Floating Gate Transistor, dient. Nachfolgend wird die Implementierung verschiedener Testzellen auf einem Mikrochip in einem Standardprozess, der zur Herstellung der neuronalen Netzwerkchips verwendet werden kann, beschrieben. Die Vermessung des Mikrochips im zweiten Teil der Arbeit ermglicht die Verifikation der Funktionsweise der Zelle und die Anpassung des entwickelten Tunnelstrommodells im verwendeten Herstellungsprozess, so dass eine vollstndige Simulation dieses Floating Gate Transistors, eingebettet in Analogschaltungen, durchgefhrt werden kann.