Estudo e simulao de rudo em transistores

A reduo das dimenses dos dispositivos semicondutores para escalas submicromtricas impe diversos desafios no projeto de circuitos integrados. O impacto das variaes intrnsecas afetando parmetros eltricos cresce em importncia medida que a rea dos dispositivos adentra a faixa nanomtrica. Dentre essas variaes esto flutuaes nas tenses e correntes de terminal causadas pelas diferentes formas de rudo intrnseco dos dispositivos MOS. Este trabalho apresenta um estudo sobre o impacto do rudo eltrico no desempenho de circuitos MOS. Um novo modelo para simulao do Random Telegraph Signal (RTS) no domnio do tempo utilizado. Uma metodologia de simulao para contabilizar o rudo trmico em simulaes transientes tambm proposta. A partir desses modelos de simulao de dispositivos, o trabalho de pesquisa analisa o impacto da variabilidade de parmetros eltricos em nvel de circuito. As simulaes focam na caracterizao da pureza espectral em osciladores em anel de sinal diferencial. Diversas topologias so apresentadas e posteriormente comparadas em termos do jitter no perodo de oscilao.