Electronica Embebida y Simulacion Hardware in the Loop Para Control

Se presenta la metodologa Hardware In the Loop (HIL) para el diseo y prueba de controladores embebidos sobre FPGA. Las etapas comprendidas involucran la obtencin del modelo matemtico del sistema dinmico, anlisis de la respuesta ante una entrada escaln unitario, establecimiento de criterios de diseo, diseo del controlador, simulacin del control y la planta, desarrollo del controlador en VHDL, simulacin HIL, implementacin y validacin. Esta metodologa permite detectar errores en el diseo o en la implementacin del controlador. Para realizar la validacin de la metodologa se emplean dos prototipos de planta, la primera corresponde a un filtro activo de orden dos en el cual se controla el nivel de salida. En este modelo se conoce el valor de los componentes con que fue construido el sistema, permitiendo un modelo con ecuaciones que describen fielmente su comportamiento. El segundo prototipo es un levitador neumtico, para este caso el modelo es complejo y algunas variables fsicas son desconocidas, se incluye en la metodologa el uso de la herramienta de identificacin de sistemas IDENT de Matlab para encontrar el modelo matemtico que se aproxime a su comportamiento.