Deteccion Concurrente Algoritmica, Caso Practico

Deteccin Algortmica es una estrategia de deteccin concurrente de errores en sistemas digitales especficamente desarrollada para mdulos de procesado complejo. En el estado actual de la tecnologa de circuitos integrados es posible implementar sistemas de gran complejidad para el diseo de nuevos dispositivos y nuevas posibilidades en las comunicaciones y los entornos multimedia. En este contexto, los mecanismos de deteccin tradicionales no resultan adecuados, ya que implican una prdida de prestaciones y la utilizacin de una cantidad de recursos adicionales excesiva. La metodologa propuesta no supone una penalizacin sobre el rendimiento, y el rea consumida siempre ser asumible si se puede implementar un comprobador externo. Se ha aplicado con xito a un mdulo que realiza la Transformada Wavelet bidimensional y que forma parte de otro ms amplio de compresin de imgenes fijas. Se presentan adems nuevas herramientas de validacin que permiten abordar el desarrollo y comprobacin de mecanismos de deteccin y que superan las limitaciones de las existentes cuando los sistemas analizados alcanzan un cierto grado de complejidad.