Abordagem de Baixa Potncia para Implementao da Codificao Huffman

Neste artigo apresentada uma implementao de encoder e circuito decodificador Huffman com clock gated. O circuito Huffman projetado com relgio bloqueado como ele otimizou a dissipao de energia sem degradar o desempenho. Este artigo tem como objetivo implementar, analisar e comparar os vrios recursos de energia usando tcnicas de clock gating para design Huffman em uma biblioteca de 130 nm. A tecnologia usada neste papel circuito de relgio fechado usando tipos diferentes de clock gating para obter o melhor desempenho para o projeto Huffman. O relgio fechado usado para controlar o codificador e o circuito de decodificador. Os resultados do desenho mostram que usar E a tcnica de gating de relgio baseada melhor do que trancar o gating de relgio baseado. Ele reduz a potncia e a rea mais do que o acoplamento por clock baseado em trava. O projeto de Huffman proposto implementado usando metodologias de design ASIC com 130 nm biblioteca de tecnologia. Inteligncia artificial foi usada para traduzir este livro.